PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-283872

(43)Date of publication of application: 15.11.1989

(51)Int.CI.

H01L 29/78 H01L 21/316

(21)Application number : 63-113023

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

10.05.1988

(72)Inventor: FUJISAWA AKIRA


(54) MANUFACTURE OF MIS TYPE SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To form a MIS type semiconductor device in which its defect density of its film is suppressed to a minimum with high reliability by forming a thermal oxide film and a gate film by a chemical vapor growing method.

constitution: For example, in a MIS type semiconductor device having a silicon substrate 101, an element isolating oxide film 102, gate oxide films 103, 108 are formed of a thermal oxide film of the substrate and a chemical vapor growing method, the substrate is first left to stand for in a steam atmosphere, a thermal oxide film is formed, and an oxide film is then deposited under reduced pressure with dichlorosilane and nitrogen monoxide gas until it attains a desired thickness.

Accordingly, even if the thickness of the oxide film is increased, high reliability with respect to the dielectric breakdown strength of the oxide film can be obtained. A boundary between the substrate and the gate film is stabilized, and surface charge can be suppressed. Thus, high breakdown strength can be performed, and high reliability is obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

SEST AVAILABLE COPY

⑩日本国特許庁(JP)

⑩特許出願公開

® 公 開 特 許 公 報(A)

平1-283872

®Int.Cl.4

識別記号

庁内整理番号

個公開 平成1年(1989)11月15日

H 01 L 29/78 21/316 3 0 1 G-8422-5F M-6824-5F

審査請求 未請求 請求項の数 1 (全2頁)

の発明の名称 MIS

MIS型半導体装置の製造方法

到特 顧 昭63-113023

②出 顧 昭63(1988)5月10日

10 発明者 藤沢

晃 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

⑦出 顋 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 上柳 雅誉 外1名

.

1 発明の名称

MIS型半導体装置の製造方法

2.特許請求の範囲

半導体基板上に形成されたMIS型半導体装置の製造方法において、少なくとも半導体基板の熟 酸化膜と化学的気相成長法による酸化膜によって ゲート膜を形成していることを特徴とするMIS 型半導体装置の製造方法。

3. 発明の評細な説明

〔産業上の利用分野〕

本発明は、MIS型半導体装置、特に高聞圧M 1S型半導体業子の製造方法に関するものである。 「提来の技術」

従来のMIS型半導体装置のゲート酸化原は半 導体基板の熱酸化により基板表面に形成していた。 例えば乾燥酸素、もしくは水蒸気など雰囲気にお いて必要とする際原に成長する時間だけ、半導体 基板を熱処理して形成していた。

[発明が解決しようとする課題]

さらに長時間の無酸化を行なうことはトランジ スタ特性に対してばらつきをあたえる美因を拡大 させることになりアロセス管理上の問題となるば

BEST AVAILABLE COPY

⑩日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報(A)

平1-283872

@Int. Cl. 4

識別記号

庁内整理番号

❷公開 平成!年(1989)11月15日

H 01 L 29/78

301

G -8422-5 F M -6824-5 F

審査請求 未請求 請求項の数 1 (金2頁)

69発明の名称

MIS型半導体装置の製造方法

創特 頭 昭63-113023

②出 頭 昭63(1988)5月10日

匈発明 考 櫱 沢

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

⑪出 顧 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

19代 理 人 弁理士 上柳 雅替 外1名

月 捌

1. 発明の名称

MIS選半海体装置の製造方法

2、特許施索の範囲

半等体基板上に形成されたMIS配平導体装置の製造方法において、少なくとも平導体基板の熟酸化膜と化学的気相成及法による酸化器によってゲート膜を形成していることを特徴とするMIS 観光等体装置の製造方法。

3. 発明の詳細な説明

〔展案上の利用分野〕

本発明は、MIS型半原体装置、特に高離氏MIS型半原体第子の製造方法に関するものである。 (競素の技術)

従来のMIS型半薄体装置のゲート酸化設は半 導体減低の熟酸化により基板表面に形成していた。 例えば乾燥設備、もしくは水蒸気など発磁気にお いて必要とする膜厚に成長する時間だけ、学習体 基版を熱処理して形成していた。

(発明が解決しようとする嫌題)

さらに長時間の熱酸化を行なうことはトランジスタ特性に対してばらつきをあたえる要因を拡大 させることになりアロセス策量上の問題となるば

BEST AVAILABLE COPY

特開平1-283672(2)

かりか、スループットの低下にもつながる。

本苑明はこのような問題点を解決するためにも ので、その自的とするところは、高耐圧化が可能 で、高信類性のMIS型半導体設置を提供するこ ೬にある.

(課題を解決するための手段)

本発明のM1S製半額体装置は、半原体基板の 熱酸化酸と化学的気相成長法を組み合わせてゲー ト顔を形成していることを特徴とする.

(% M %)

第1回は、本発明のMIS型半導体装置の実施 例に於ける断面図である。101は例えばシリコ ン基板である。102は柔子分離用の酸化膜であ り、ここではLOCOS構造をとっているがプレ - ナ構造でもよい、103、108は本舞明の生 **当によるゲート酸化膜であり基板の熱酸化膜と化** 拳的気相成長波により形成している。例えば、ま ず水系気雰囲気中、850℃で60分間基収を放 窓し、熱酸化源を400A形成する。 しかるのち に化学的気軽成長法でジクロロシランと一酸化量

東ガスを用いて被圧下、800℃で酸化膜を所望 の原さになるまで堆積する。化学的気息法により 形成した酸化羰は熱酸化法で形成した場合のよう に農塚の増加にともなう欠陥密度の増加は起こち ない。しかるに酸化酸學が増加しても酸化酸の絶 緑炭炭塩圧に関して高い含類性を確氮できる。ま た湿板と化学的気相成果法による酸化酸の間には 数板の陰酸化膜が存在しているため、 器板とゲー ト膜の界面は安定しており表面総符の発生を抑制 できる。104はゲート電板となる、例えば多箱 島シリコンである。105はソース及びドレイン となる態数層である。106は多緒最シリコン基 顔とアルミニウム電極とを分離する層間絶線観で あり、通常、化学的気箱成長街で形成したPSG 説などが使われる。107はアルミニュウム配線 位布である.

(発明の効果)

以上述べたように本発明によれば、鮭馥化祭と 化学的気相成長激によりゲート級を形成している ため、凝の欠陥密度を最小膜に抑制した窓信頼性

のMIS選半海体業子が形成できる。また800 で程度で化学的気格成長を行なうため膜原を自由 に設定しても数子に与える影響は少ない。

4. 図版の簡単な説明

第1国は、本発明の半導体装置の一実施例を示 す主要調面図である.

101・・・シリコン芸製

102 . . . LOCOS酸化胶

103 · · · ゲート酸化器(熱酸化により形 成)


104・・ゲート電板

105・・・鉱散圏

106 · · · 層間絶縁觀

107・・・アルミニュウム配線

108・・・ゲート 酸化酸 (化学的系物或表 法により形成)



181 学:

以上